模块一：负载电容计算
Load Capacitor Calculator — CL_spec → C1/C2 推荐值 + 频率偏差
// 计算外部负载电容
CL_ext = 2 × CL_spec − C_stray
C1 = C2 = nearest_E12(CL_ext / 2)（对称放置）
CL_actual = C1×C2/(C1+C2) + C_stray
Δf/f = (CL_spec − CL_actual) / (2 × (CL_spec + C0)) // 单位 ppm
CL_ext = 2 × CL_spec − C_stray
C1 = C2 = nearest_E12(CL_ext / 2)（对称放置）
CL_actual = C1×C2/(C1+C2) + C_stray
Δf/f = (CL_spec − CL_actual) / (2 × (CL_spec + C0)) // 单位 ppm
pF
pF
pF
pF
C1 = C2（对称配置，两只相同）
计算结果
CL_ext (计算值)
—
= 2×CL_spec − C_stray
推荐 C1 = C2
—
E12 标准值
CL_actual (实际总负载)
—
= C1‖C2 + C_stray
频率偏差 Δf/f
—
由负载电容偏差引起
偏差等级判断
✅ <5 ppm — 优秀 | ⚠️ 5~20 ppm — 一般 | ❌ >20 ppm — 偏大
E12 标准值（pF）：
1.0 · 1.2 · 1.5 · 1.8 · 2.2 · 2.7 · 3.3 · 3.9 · 4.7 · 5.6 · 6.8 · 8.2 · 10 · 12 · 15 · 18 · 22 · 27 · 33 · 39 · 47 · 56
晶振等效阻抗 vs 频率（示意图）
模块二：驱动电阻（串联电阻 Rs）
Drive Resistance — 限制驱动功率，防止过驱动损坏晶振
// 晶振驱动功率估算（简化模型）
Vx ≈ √(2 × DL_target / Rx) // 振荡电压幅度
P_xtal = 0.5 × gm × Vx² × Rs / (Rs + Rx)²
// Rs 越大 → 功率越小，但过大会影响起振
Vx ≈ √(2 × DL_target / Rx) // 振荡电压幅度
P_xtal = 0.5 × gm × Vx² × Rs / (Rs + Rx)²
// Rs 越大 → 功率越小，但过大会影响起振
MHz
Ω
mA/V
μW
计算结果
推荐 Rs
—
从标准值中选取
预估驱动功率
—
—
过驱动风险
✅ P ≤ DL — 安全 | ⚠️ P = 1~2×DL — 注意 | ❌ P > 2×DL — 高风险
Rs 标准备选值（Ω）
选值指南：
• 低频(<10MHz)：通常 Rs = 0~22Ω
• 中频(10~40MHz)：Rs = 22~100Ω
• 高频(>40MHz)：Rs = 100~1kΩ（小封装晶振尤其需要）
• 低频(<10MHz)：通常 Rs = 0~22Ω
• 中频(10~40MHz)：Rs = 22~100Ω
• 高频(>40MHz)：Rs = 100~1kΩ（小封装晶振尤其需要）
模块三：频率精度预算
Full-Temperature PPM Budget — RSS 与 Worst-Case 合计
| 误差项 | 值 (±ppm) | 说明 |
|---|---|---|
| 初始精度（室温标定） | 出厂校准偏差 | |
| 温度稳定性（-40~+85°C） | XTAL典型±20；TCXO填±0.5 | |
| 频率老化（10年） | 典型 ±3~10 ppm/年 | |
| 电源灵敏度（±10% Vdd） | 电源波动引起偏差 | |
| 负载电容偏差 | — | 由模块一自动带入 |
| 总预算（RSS法） | — | √(Σppm²) — 统计意义 |
| 总预算（worst-case） | — | Σ|ppm| — 极端情况 |
应用场景合规性
模块四：起振裕量（负阻分析）
Negative Resistance Margin — 振荡条件验证，行业标准 ≥ 5×
// 振荡条件：|R_neg| > R_series = ESR + Rs
R_neg = −1 / (gm × ω² × C1 × C2) // ω = 2π×f，C单位F
margin = |R_neg| / (ESR + Rs) // 要求 ≥ 5（行业标准）
R_neg = −1 / (gm × ω² × C1 × C2) // ω = 2π×f，C单位F
margin = |R_neg| / (ESR + Rs) // 要求 ≥ 5（行业标准）
MHz
mA/V
pF
pF
Ω
Ω
计算结果
|R_neg| （IC提供负阻）
—
越大越容易起振
R_series = ESR + Rs
—
需被负阻克服
起振裕量 margin
—
行业要求 ≥ 5×
起振判断
✅ ≥ 5× — 可靠起振 | ⚠️ 2~5× — 边缘，建议优化 | ❌ <2× — 可能不起振
优化建议：
• 减小 C1/C2 → 提升 |R_neg|（但影响 CL_actual）
• 选 gm 更大的 IC
• 降低频率 / 换 ESR 更小的晶振
• 减小 C1/C2 → 提升 |R_neg|（但影响 CL_actual）
• 选 gm 更大的 IC
• 降低频率 / 换 ESR 更小的晶振
模块五：SoC / 芯片参考时钟规格
点击「套用参数」自动填充模块一～四
模块六：晶振选型速查
Crystal Selection Guide — 20+ 型号，按频率/精度/尺寸筛选
| 型号 | 频率 | 精度 | CL | ESR | 尺寸 | 温度范围 | 厂商 | 操作 |
|---|
VCXO / VCTCXO 压控特性分析
Voltage-Controlled Crystal Oscillator — 灵敏度 · 牵引范围 · DAC分辨率
// 控制灵敏度（假设线性特性）
Kv = (2 × PR) / (Vc_max − Vc_min) // ppm/V，PR=牵引范围
Δf_ppm = Kv × (Vc − Vc_nom)
f_actual = f0 × (1 + Δf_ppm / 1e6) // Hz
// 12bit DAC 3.3V：Vc_step = 3.3/4096 ≈ 0.806 mV/LSB
freq_step = Kv × Vc_step // ppm/LSB → Hz/LSB
Kv = (2 × PR) / (Vc_max − Vc_min) // ppm/V，PR=牵引范围
Δf_ppm = Kv × (Vc − Vc_nom)
f_actual = f0 × (1 + Δf_ppm / 1e6) // Hz
// 12bit DAC 3.3V：Vc_step = 3.3/4096 ≈ 0.806 mV/LSB
freq_step = Kv × Vc_step // ppm/LSB → Hz/LSB
VCXO（电压控制晶振）通过改变控制电压来微调输出频率。常用于 PLL 的参考输入、SDH/SONET 同步、以及需要精细调频的场合。
MHz
~
V
V
± ppm
ppm/V
留空则自动计算；填入数值可手动覆盖
V
控制灵敏度 Kv
100.0
ppm/V
当前频偏
0.0
ppm
实际频率
19.200000
MHz
PLL 锁相范围
±100.0 ppm
±1920.0 Hz
DAC步进 (12b/3.3V)
—
— ppb/LSB
DAC 分辨率评级
频率 vs 控制电压
典型应用场景
SDH/SONET 同步
电信同步网络
跟踪范围需求±4.6 ppm
建议 Kv> 10 ppm/V
推荐类型VCXO
Qualcomm PLL 参考
CQ8750S / SM8650
可接受偏差±20 ppm
标称频率19.2 MHz
应用GPS/RF PLL 参考
音频 MCLK 微调
高精度音频系统
精度需求亚 ppm 级
推荐类型VCTCXO
DAC 位数建议≥ 16 bit
差分时钟驱动设计（PCIe / SerDes）
LVPECL · LVDS · CML · HCSL — 终端匹配 · 功耗 · SI
PCIe、SATA、USB 3.x 等 SerDes 接口需要差分时钟输入（100MHz/156.25MHz/125MHz）。选错驱动标准或终端电阻会导致 SI 严重劣化。
差分标准对比
终端匹配计算器
V
Ω
mm
MHz
PCIe RefClk 规格速查
PCIe Gen 1/2
频率100MHz ±300ppm
标准HCSL
摆率≥ 0.5 V/ns
PCIe Gen 3/4
频率100MHz ±300ppm
标准HCSL
摆率≥ 1 V/ns
PCIe Gen 5
频率100MHz ±300ppm
标准HCSL
抖动< 0.3 ps RMS
M.2 接口
频率100MHz ±300ppm
标准HCSL
走线100Ω 差分
模块九：晶振温度-频率特性分析
Temperature-Frequency Characteristic — AT-cut XTAL · TCXO · VCTCXO
AT-cut 晶振的温度特性是三次曲线（立方抛物线），在 25°C 附近有两个拐点，通常在 −20°C 和 +70°C 附近偏差最大。
TCXO 通过温度补偿将曲线拉平，典型精度 ±0.5~2 ppm 全温。
MHz
±ppm
°C
ppm/°C
典型 TCXO: 0.05~0.5 ppm/°C；VCTCXO: 0.05~0.3 ppm/°C
// AT-cut 三次温度特性:
Δf/f(T) = a₁(T−T₀) + a₂(T−T₀)² + a₃(T−T₀)³
a₁=−3.7e-3, a₂=−3.7e-2, a₃=1.2e-4 ppm/°C^n
// TCXO 线性近似:
Δf/f(T) = α × |T − T₀|
Δf/f(T) = a₁(T−T₀) + a₂(T−T₀)² + a₃(T−T₀)³
a₁=−3.7e-3, a₂=−3.7e-2, a₃=1.2e-4 ppm/°C^n
// TCXO 线性近似:
Δf/f(T) = α × |T − T₀|
温度范围内最大频偏
—
±ppm
最坏情况温度点
—
°C
应用场景合规（温度范围内）
温度-频率偏差曲线（ppm vs °C）
XTAL (AT-cut)
TCXO
±标称精度
应用上限
相位噪声与时钟抖动分析
Phase Noise & Clock Jitter — RMS Jitter 积分 · PCIe/SATA/USB 合规判断
// 相位噪声（Phase Noise）：描述时钟信号的频谱纯度，单位 dBc/Hz
// 时钟抖动（Jitter）是相位噪声在时域的体现，PCIe Gen4/5 要求 RefClk 抖动 <1ps RMS
J_rms = (1/(2π×f0)) × √(2 × ∫L(f)df) // L(f) 为相位噪声功率谱密度线性值
// 实现：分段梯形积分，各段 L_avg = (L1_lin + L2_lin)/2
// 时钟抖动（Jitter）是相位噪声在时域的体现，PCIe Gen4/5 要求 RefClk 抖动 <1ps RMS
J_rms = (1/(2π×f0)) × √(2 × ∫L(f)df) // L(f) 为相位噪声功率谱密度线性值
// 实现：分段梯形积分，各段 L_avg = (L1_lin + L2_lin)/2
典型器件预设
MHz
Hz
Hz
相位噪声测量点
| 偏置频率 (Hz) | 相位噪声 (dBc/Hz) | 说明 |
|---|
最多8行，按偏置频率升序填写
RMS 时钟抖动
—
ps (RMS)
积分相位噪声: — dBc
相位噪声频谱图
协议抖动要求对比
| 协议 | 积分带宽 | 要求 | 当前值 | 判断 |
|---|---|---|---|---|
| 计算中... | ||||